logo

 

Introduction
Master clock
Générateur de fréquence
Régler le volume
PWM
Générateur de bruit
Dent de scie et triangle
Sinus
Envelope
Filtres
Interface CPU
Silicium: Volume
Silicum: DAC
LFSR Experimenter

Créer son soundchip (des années '90)

En utilisant un CPLD ou un FPGA, et le langage Verilog.

 

Warning: Cette page n'a pas pour vocation de fournir une introduction au Verilog ni au fonctionnement de la logique programmable en général.

Le son est naturellement produit par une oscillation. Pour créer un signal sonore, il faut produire une variation dans le temps qui soit perceptible par l'oreille humaine, ni trop lente, ni trop rapide.

Puisqu'un circuit intégré (tel qu'un CPLD) n'a pas vraiment de notion de temps, il faut lui en fournir une.
On peut utiliser pour cela un un oscillateur. C'est un composant à part entière, qui porte bien son nom car il permet de générer un signal périodique avec une précision plus que correcte pour l'application.

 

 

footer
symbol symbol symbol symbol symbol